O filtro programável da Qualcomm é um dispositivo avançado que combina a tecnologia de processamento de sinal digital (DSP) e o design de circuito analógico, com a principal vantagem de ser capaz de ajustar dinâmicamente diferentes características de resposta de frequência através de configurações de software. Aqui está uma análise detalhada do seu princípio de funcionamento:

Infraestrutura de hardware de filtros programáveis da Qualcomm

1. Módulo de interface de entrada

Receber sinais analógicos originais ou fluxos de dados de amostragem digitalizados;

Contém um filtro de baixa passagem anti-aliasing (LPF) que inibe componentes acima das frequências de Nyquist para evitar a mistura do espectro.

Unidade lógica programável (PFU)

Composto por uma matriz de portas programáveis em campo (FPGA), um circuito integrado dedicado (ASIC) ou um microcontrolador (MCU);

Calcule o coeficiente de filtragem em tempo real de acordo com o algoritmo padrão e controle o processo de processamento subsequente.

Multiplicador Digital (MAC Array)

Realizar o cálculo de convulsão de uma estrutura de resposta de pulso limitada (FIR), onde cada linha de atraso de bombeamento corresponde a um conjunto de parâmetros de peso;

A configuração típica suporta bombeamentos de ordem 64 a 1024, determinando a profundidade de declínio da faixa de transição e da faixa de obstrução.

Convertidor de molde digital (DAC) e circuito de reconstrução

Converter os resultados digitais processados em sinais analógicos;

Equipado com filtros suaves para eliminar a quantificação do ruído e da frequência do espelho.

Princípio de funcionamento do filtro programável da Qualcomm

Passo 1: Captura e pré-processamento do sinal

O teorema da amostragem segue: discreta o sinal em tempo contínuo a uma velocidade de pelo menos o dobro da frequência de interesse mais alta;

Correção de desvio de corrente contínua: detecção e remoção de interferências de tensão em modo comum através de ADC de alta resolução;

Controle automático de ganho (AGC): ajusta dinamicamente a amplitude de entrada para o intervalo óptimo de relação sinal-ruído.

Etapa 2: Implementação de filtros de domínio digital - usando duas arquiteturas de algoritmos principais:

Mecanismo de filtro 1FIR

onde h[k] é a sequência de resposta de impulso pré-projetada;

Vantagens: propriedades de fase estritamente lineares garantem que os componentes de frequência tenham um atraso consistente e evitem distorções de forma de onda;

2IIR estrutura recursiva

Resposta de impulso de longo ilimitado através de circuitos de feedback;

Vantagens: com um número menor de linhas, as características de rolagem agudas podem ser alcançadas, adequadas para cenários com recursos limitados;

Atenção: O problema da estabilidade deve ser tratado com cuidado para evitar que a mudança dos pólos fora do círculo da unidade cause oscilações.