Dificuldades principais: estrita correspondência de dois canais (exigência mais crítica)

Os principais cenários de aplicação de filtros digitais de dois canais (como radar, imagem ultrassonica, comunicação MIMO, análise de vibração) exigem "distorção de fase / amplitude consistente de sinais de dois canais" (por exemplo, medição de quantidades físicas de repouso através de amplificação diferencial de dois canais, diferença de fase), uma vez que o canal não é compatível, pode levar diretamente a erros de medição (por exemplo, desvio de diferença de fase, imagem borrosa, posicionamento impreciso), que é a diferença central do filtro de canal único e a maior dificuldade de projeto:

1. Controle de erros de correspondência de amplitude

Requisitos: o erro de ganho de dois canais para o mesmo sinal de frequência deve ser controlado em ± 0,1 dB ~ ± 0,5 dB (cenários de alta precisão, como o radar, devem estar dentro de ± 0,05 dB);

Dificuldades:

Nível de hardware: o desvio de ganho de dois ADCs, a tolerância do dispositivo da frente analógica (amplificador, filtro anti-mistura) (por exemplo, resistência, erro de capacitor) introduzirá diretamente a desigualdade de amplitude e a mudança de temperatura aumentará o desvio (por exemplo, a deriva de temperatura da resistência resulta em desvio de ganho);

Nível de algoritmo: se o filtro adaptativo ou o algoritmo de filtro não linear for usado, a precisão iterativa do algoritmo de duas vias e a atualização dos parâmetros não serão sincronizadas, o que levará à resposta de amplitude inconsistente sob o sinal dinâmico.

2. controle de erro de correspondência de atraso de fase / grupo

Requisitos: a diferença de fase de dois canais deve ser controlada em ± 1 ° ~ ± 3 ° (cenários de alta frequência, como acima de 1 GHz, devem estar dentro de ± 0,5 °), o desvio de latência de grupo deve ser menor que 1% do ciclo do sinal;

Dificuldades:

Diferenças de atraso de hardware: deslocamento de fase do relógio de amostragem ADC, comprimento de cablagem PCB inconsistente (mesmo que a diferença de 1mm, a diferença de fase do sinal de 1GHz é de aproximadamente 1,2 °), a não linearidade de fase do dispositivo analógico pode levar a desaparecimento de fase fixa;

Diferenças de latência do algoritmo: a seleção estrutural do filtro (como FIRvsIIR), o número de linhas diferentes ou a sequência de operação de dois filtros não sincronizada (como a diferença de linha de fluxo de dois filtros em FPGA) introduz desvios de fase dinâmicos;

Problemas de fase não linear: O filtro IIR possui uma fase não linear natural, e mesmo quando projetado como fase linear, é difícil garantir que as curvas de fase de ambos os caminhos coincidam completamente, especialmente nas bordas de banda de passagem e nas áreas de transição de banda de obstrução.

Erro de sincronização temporal (sincronização de amostragem e operação)

Requisitos: o desvio do momento de amostragem do sinal de duas vias deve ser menor que 1/10 do ciclo de amostragem (ou seja, sincronização do ciclo de sub-amostragem);

Dificuldades:

Sincronização de amostragem: se dois ADCs independentes são usados, o atraso na distribuição do sinal do relógio e a vibração podem levar a "desvio no momento da amostragem" (ou seja, desvio no tempo), mesmo que o desvio seja de 1ns, a diferença de fase do sinal de 100MHz seja de 36 °;

Sincronização de operações: Em processadores (por exemplo, DSP, FPGA), a sequência de execução de instruções de filtros de dois caminhos, diferenças de hits em cache, podem levar a atrasos de operações inconsistentes, especialmente ao processar grandes volumes de dados ou algoritmos complexos (por exemplo, filtros FIR de alto nível).

Dificuldades críticas: conflito e equilíbrio no desempenho multiobjetivo

Os filtros de canal único precisam apenas otimizar a "onda de banda de passagem, atenuação de banda de bloqueio, largura de banda de transição", enquanto os filtros de canal duplo precisam encontrar equilíbrio entre "desempenho de canal único", "correspondência de canal", "tempo real", "consumo de recursos", e são propensos a conflitos de indicadores:

Conflito entre o desempenho do filtro e a correspondência do canal

Exemplo 1: Para melhorar a atenuação de barreira de um único canal, é necessário aumentar o número de ordens do filtro (por exemplo, o filtro FIR aumentou de 128 para 256), mas quanto maior o número de ordens, mais sensível é o desvio de parâmetros do algoritmo de duas vias (por exemplo, erros quantitativos) ao efeito da correspondência de fase, o que pode levar a um aumento da desigualdade de fase;

Exemplo 2: Para reduzir a ondulação de banda de passagem de um único canal, quando a função de janela é usada para projetar o filtro FIR, a função de janela do filtro de duas vias é de precisão quantitativa diferente (como a quantificação de 16 bits contra 24 bits), o que resultará em uma resposta de banda de passagem inconsistente e, em seguida, introduzirá a desigualdade de amplitude.

Conflito entre tempo real e desempenho

Cenários de aplicação: como processamento de sinal de radar, monitoramento de vibração em tempo real, que exigem a latência total do filtro de dois canais (analógico + algoritmo) inferior a 1ms;

Dificuldades:

Filtro FIR de fase linear, embora as características de fase são boas, mas o número de ordens é alto, o volume de operação é grande (FIR de ordem N requer N multiplicações / adições), aumentará o atraso de operação, se o uso de FIR de ordem baixa para o atraso de compressão, levará à diminuição insuficiente da banda de obstrução;

Se o filtro IIR é usado (pequeno volume de operação e baixa latência), você enfrenta problemas de fase não linear e a dificuldade de correspondência de fase do canal aumenta significativamente, especialmente no processamento de sinais de banda larga.

Conflito entre o consumo de recursos e a realização da engenharia

Dificuldades:

O armazenamento coeficiente e o volume de operação do filtro FIR de fase linear de alto nível são duas vezes mais grandes do que o único canal (por exemplo, FIR de 256 graus, cada canal precisa de 256 armazenamentos coeficientes, ambos os caminhos são 512, e o volume de operação é duplicado), exigindo mais recursos lógicos do FPGA e velocidade de operação do DSP;

O equilíbrio adaptativo de canal (por exemplo, a correção de desigualdades de amplitude/fase com algoritmos LMS) melhora a precisão da correspondência, mas aumenta o volume de computação e a latência adicionais, o que pode ultrapassar os requisitos de tempo real.